삼성, HBM4E 성능에 조바심…SK하이닉스 ‘3나노’ 카드 만지작
||2026.03.24
SK하이닉스가 차세대 인공지능(AI) 메모리인 7세대 고대역폭메모리(HBM4E)의 로직 다이에 대만 TSMC의 3나노(㎚) 공정을 적용하는 방안을 검토한다. 이는 삼성전자가 선점한 성능 우위를 단숨에 뒤집기 위한 전략적 선택이 될 수 있지만, 양산 시점과 비용 등 넘어야 할 산이 많다는 분석이 나온다.
업계에서는 SK하이닉스가 양산 예정인 6세대 HBM(HBM4)이 삼성전자보다 성능이 다소 뒤처진다는 평가를 하고 있다. 삼성전자가 HBM4에 자사 파운드리 4나노 로직 다이를 채택하고 1c D램을 적용해 양산에 성공한 반면, SK하이닉스는 안정성에 집중하며 TSMC의 12나노 공정과 1b D램을 활용했기 때문이다. SK하이닉스는 HBM4E에서 3나노 공정과 1c D램을 도입해 이 구도를 뒤집겠다는 계산이다.
SK하이닉스의 이번 공정 전환 검토는 삼성전자가 17일 ‘GTC 2026’에서 공개한 HBM4E의 스펙과 로드맵에 따른 조바심에서 비롯됐다는 관측이 나온다.
삼성전자는 이날 핀당 16Gbps의 속도와 4TB/s의 대역폭을 갖춘 HBM4E 실물 칩을 선보이며 업계의 예상을 뛰어넘는 기술력을 과시했다. 이전 세대 HBM4의 최대 속도(13Gbps)와 대역폭(3.3TB/s)을 상회한 수치다. 올해 3분기 샘플 공급, 4분기 양산이라는 구체적인 로드맵까지 제시했다.
다만 SK하이닉스의 3나노 승부수에는 적잖은 리스크가 따른다. ‘양산 시점’이 문제다. TSMC의 3나노 라인은 이미 모바일 핵심 고객사들의 주문으로 포화 상태다. TSMC의 3나노 라인을 확보해 삼성전자와 동일한 4분기 양산 일정을 맞추기는 사실상 불가능하다는 분석이 지배적이다.
업계 일각에서는 SK하이닉스가 HBM4E 성능을 높이려다 초기 시장 공급 시기를 놓치는 ‘실기(失機)’ 가능성을 제기한다. 뒤늦은 공정 변경 검토는 자칫 추격자의 딜레마로 이어질 수 있다는 지적이다.
폭등하는 제조 원가도 치명적 변수다. TSMC 3나노 공정은 이전 세대보다 웨이퍼당 단가가 훨씬 비싸다. 로직 다이 제작 비용만 3~4배 늘어난다. 특히 삼성전자가 자사 파운드리의 원가 경쟁력을 무기로 가격을 낮게 책정할 경우, SK하이닉스는 수익성 확보에 난항을 겪을 수 있다.
HBM4E는 엔비디아가 2027년 출시할 최상위 AI 플랫폼인 ‘베라 루빈 울트라’에 탑재돼 고성능 연산을 지원하는 핵심 부품이 될 전망이다. AMD와 구글 역시 차세대 AI 칩에 HBM4E 탑재를 공식화했다. 이들 고객사는 성능만큼이나 안정적인 적기 공급 능력을 중시하고 있다.
반도체 업계 한 관계자는 “HBM4E 시장에서 TSMC 3나노 공정 적용은 매력적인 선택지가 될 수 있지만, 결국 양산 타이밍이 관건”이라며 “SK하이닉스 내부에서도 HBM4E까지는 삼성전자에 우위를 점하기 쉽지 않고 8세대(HBM5)를 기약해야 한다는 냉정한 평가도 흘러나오고 있다”고 말했다.
이광영 기자
gwang0e@chosunbiz.com
